课程背景
【资料图】
CPU, GPU, DPU并称为数据中心的三大核心芯片。近些年，随着公有云和AI训练集群的火爆，以DPU(SmartNIC), AI芯片等为代表的PCIe加速设备走到了台前。人们也日渐意识到，PCIe互连性能已经成为系统性能瓶颈。
对于异构加速方向的驱动工程师，系统工程师，异构硬件架构/设计人员，需要系统地掌握和理解PCIe协议，PCIe系统，才能应对工作中复杂的问题定位和性能调优工作。
课程介绍
课程首先精炼地从系统视角讲解pcie协议（以pcie4.0/5.0为例），使听众快速系统的掌握pcie物理层、链路层、传输层的设计精华，避免陷入数千页的spec无法抓住重点。然后更多从软件视角，从实战出发，带领听众理解掌握PCIe设备的capabilities。
有了PCIe相关基础后，课程将重点介绍PCIe系统层面的优化，这部分将涉及CPU/Cache / Memory /interrupt /MMU 等，使听众全面掌握PCIe体系结构。
本课程以实战为目标，所有内容都会通过linux命令实操，使学员既掌握理论精华，又具备实战能力。
具体目录如下
PCIeprotocoldeepdive | 2小时 | 物理层：pcie的承载实体 |
链路层：可靠传输的保障 | ||
传输层：PCIe协议的核心 | ||
2小时 | 配置空间概述 | |
Capability : Basic & dev cap/status | ||
2小时 | Capability : Bar & msi(x) | |
Capability: AER | ||
PCIe 系统优化 | 2小时 | 服务器硬件拓扑和Numa |
PCIe 性能参数，MPS/MRRS, Order | ||
2小时 | Cache 和 访存分配及优化 | |
PCIe中断子系统：INT/MSI/MSIX | ||
2小时 | PCIe DMA 设计/驱动 原理 (NAPI) | |
虚拟化之：SRIOV与 SIOV(vDPA) | ||
虚拟化之：MMU 与ATS |
课程收益
•深入掌握PCIe协议精华•在Linux系统下玩转PCIe设备•对于PCIe设备驱动工程师，尤其是网络工程，网卡、AI芯片驱动方向的工程师，将获得软硬件系统的全局视角•对于芯片设计，异构硬件设计人员，将获得更多软件和系统视角
讲师介绍Shuo, 芯片互联子系统架构师，原字节跳动高级工程师，PCIe专业技术领域Owner。10余年PCIe系统经验，参与多款数据中心加速芯片（DPU/AI）的PCIe DMA子系统研发和Signoff，丰富的软硬件联合调优和系统落地经验。
课程受众•PCIe 设备驱动工程师•网卡、网络工程工程师•异构硬件，芯片 pcie子系统工程师
课程定价：6000元/人（阅码场会员和训练营老用户优惠券已发放。）
开课时间：2023年9月
课前准备：课程咨询请联系客服小月（WX:linuxer2016）